Verilog中对数组的操作有关问题

Verilog中对数组的操作问题
看到一段代码这样操作数组assign??tx_len?=?tx_user[0?+?:16]?里面的+号不知道什么意思?还请帮忙解答一下呀!
------解决思路----------------------
只是语法特征???0-16???设定时就这么规定的????照着用就好了
------解决思路----------------------
语法规定,记住就行了

相关内容推荐